PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-106291

(43)Date of publication of application: 24.04.1998

(51)Int.CI.

G11C 29/00 G01R 31/26 G01R 31/28 G01R 31/30 H01L 21/66 H01L 27/04 H01L 21/822 H01L 27/10 H01L 27/108

H01L 21/8242

(21)Application number: 08-256132

(22)Date of filing:

27.09.1996

(71)Applicant: MATSUSHITA ELECTRON CORP

(72)Inventor: SHIMADA YASUHIRO

NAKAO KEISAKU INOUE ATSUO AZUMA MASAMICHI


FUJII EIJI

(54) METHOD FOR ACCELERATED TEST OF SEMICONDUCTOR MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To carry out an accelerated test based on a model of the power-law method, by providing information retention times under different temperature conditions and calculating respective stress times on the basis of a power exponent.

SOLUTION: The diagram shows results of retention tests under three temperature conditions, in which a memory window is indicated on the axis of ordinate and a high temperature retention time is on the axis of abscissa. Each memory window reserved under the temperature conditions changes approximately linearly to a log of the respective retention times. The activation energy can be calculated from the inclination of the line. Once the activation energy is determined, the ratio (m) of inclinations of the line at different temperatures T1, T2 can be calculated from a specific formula. A power exponent (m) is calculated according to the specific formula from the temperatures T1, T2, and accordingly a stress time t2 at the acceleration temperature T2 corresponding to a stress time t1 at the required use temperature T1 can be calculated according to a specific formula. An acceleration test based on a model of the power–low method is thus enabled.



LEGAL STATUS

[Date of request for examination]

26.11.1997

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2880695

[Date of registration]

29.01.1999

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-106291

(43)公開日 平成10年(1998) 4月24日


(51) Int.Cl. 5	識別記号	FI
G11C 29/00	651	G11C 29/00 651Z
G01R 31/26		G 0 1 R 31/26 H
31/28		31/30
31/30		H01L 21/66 H
HO1L 21/66		W
		審査請求 有 請求項の数3 OL (全7頁) 最終頁に続く
(21)出願番号	特顯平8-256132	(71) 出関人 000005843
	13.00(10.000)	松下電子工業株式会社
(22)出顧日	平成8年(1996)9月27日	大阪府高槻市幸町1番1号
(/ P-42) P-		(72)発明者 嶋田 恭博
		大阪府高槻市幸町1番1号 松下電子工業
		株式会社内
		(72) 発明者 中尾 圭策
		大阪府高槻市幸町1番1号 松下電子工業
		株式会社内
		(72)発明者 井上 敦雄
		大阪府高槻市幸町1番1号 松下電子工業
		株式会社内
		(74)代理人 护理士 滝本 智之 (外1名)
		最終質に続く

(54) 【発明の名称】 半導体記憶装置の加速試験方法

(57) 【要約】

【課題】 強誘電体薄膜をメモリセルに用いるような不揮発性半導体記憶装置に情報を記録し、これを供給電源のない状態で保持したときの情報保持寿命を温度加速によって評価する半導体記憶装置の加速試験において、信頼できる劣化モデルに立脚した加速試験を行う。

【解決手段】 ある温度 T_1 Kでの情報保持寿命時間 t_1 時間が他の温度 T_2 Kでの情報保持寿命時間 t_2 時間のベキ刺に等しいという関係式($t_1=t_2$ m)で示され、かつべキの指数mが温度の関数で表され、この関係式に基づいて、ある温度 T_1 下での情報保持寿命時間 t_1 から他の温度 T_2 下での情報保持寿命時間 t_2 を決定する。



【特許請求の範囲】

【請求項1】 強誘電体膜をメモリセルに用いた半導体 記憶装置に情報を記録し、この半導体記憶装置を供給電 源のない状態で保持したときの情報保持寿命時間を温度 加速によって評価する加速試験において、ある温度T1

(K) での情報保持寿命時間 t1(h) が他の温度T 2(K)での情報保持寿命時間 t2(h)のベキ剰に等し いという関係式 (t₁= t₂m) で示され、かつべキの指 数mが温度の関数で表され、前記関係式に基づいて、あ る温度T₁下での情報保持寿命時間 t₁から他の温度T₂ 下での情報保持寿命時間 t2を決定することを特徴とす る半導体記憶装置の加速試験方法。

【請求項2】 ベキの指数mが、ボルツマン因子に比例 する温度の関数として示されることを特徴とする請求項 1記載の半導体記憶装置の加速試験方法。

【請求項3】 ベキの指数mが、異なる温度加速条件下 での物理量の変化がその変化する時間の対数に対して線 形に振るまう時の傾きからボルツマン因子中の活性化エ ネルギーEaを決定し、ボルツマン定数をkとすると \hat{z} , $m = e \times p \left[E_a / k \times (1 / T_1 - 1 / T_2) \right]$ (ただし $T_2 > T_1$) の関係式を使ってある温度 T_1 下で の情報保持寿命時間 t₁から他の温度T₂下での情報保持

 $t_1 = K t_2$

で表せる。

【0004】ここで、加速係数Kは、寿命を律速する活

で与えられる。ここでのkはボルツマン定数であり、活 性化エネルギーEaは、寿命の温度依存性に関する実験 から求める。具体的には、寿命の対数対温度の逆数のグ ラフに実験結果をプロットしたときに得られる回帰直線 30 の傾きが活性化エネルギーEaである。これは、寿命を 支配する反応の起こる確率はボルツマン分布にしたがう という仮定に基づいている。この式により、2つの温度 T₁、T₂が与えられれば、それらの条件間の加速係数は 一意に求めることができる。

【0005】また、時間とともに劣化する物理量Iの変 化は、温度と時間の関数で表すことができ、その劣化す る物理量 I の対数 1 og I と時間 t とは、図 7 に示すよ うに温度T₁、T₂に対して傾きが異なる直線的振るまい を示す。つまり、物理量IがIoからI'まで劣化した とすると、温度 T1の条件下では時間 t1'を要し、温度 T_2 の条件下では時間 t_2 'を要する。このとき t_1 'と t2'との関係は加速係数Kを用いて、式(1)で表わ される。同様に、物理量 I が I 'から I "まで劣化した とすると、t₁"とt₂"との関係もやはり、おなじ加速 係数Kを用いて、式(1)で表わされることがわかる。

 $m \times log t_2 = log t_1$

の関係式で表わされる。したがって、 t_1 'と t_2 'との関 $t_{1}' = t_{2}'^{m}$

より、 $t_1'/t_2' = t_2'^{m-1}$ となり、 $t_1'' + t_2'' + t_2$

寿命時間 t₂を決定することを特徴とする請求項2記載 の半導体記憶装置の加速試験方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、強誘電体薄膜をメ モリセルに用いた半導体記憶装置に情報を記録し、これ を供給電源のない状態で保持したときの情報保持寿命時 間を温度加速によって評価する半導体記憶装置の加速試 験方法に関するものである。

[0002] 10

> 【従来の技術】ある使用条件下における半導体記憶装置 の寿命特性を限られた時間内で評価するには、一般に、 ある使用条件下より過度の動作電圧や過度の環境温度条 件下で、寿命の振るまいを観測するいわゆる加速試験を 行う必要がある。特に不揮発性メモリの情報保持寿命時 間や金属接合部の劣化寿命時間などの動作電圧が印加さ れていない状態の加速試験には、温度加速が有効であ

【0003】従来、このような温度加速試験において 20 は、加速温度T2での寿命時間をt2、使用温度T1での 寿命時間を t1としたとき、 t1と t2との関係は、加速 係数Kを用いて

..... (1)

性化エネルギーEaを用いて、

 $K = e \times p \left[E_a / k \times (1 / T_1 - 1 / T_2) \right] (\hbar \pi U T_2 > T_1) \cdots (2)$

すなわち、物理量がどれ程劣化しようとも、温度 T₁、 T2に対するt1とt2との関係は、一つの加速係数Kを 用いて式(1)で表すことができる。したがって、寿命が 物理量のある値に対応づけて明確に定義されていなくて も、加速温度T2でこの加速係数により計算した時間t2 だけストレスを加えれば、所望の使用温度T1での必要 な時間 t1にかかるストレスを与えることができる。

[0006]

【発明が解決しようとする課題】しかしながら、永久磁 石の保持磁力や不揮発性メモリの保持電荷のように、劣 化する物理量Ⅰの変化が時間の対数に対して線形に減少 していく特性を持つ場合には、温度T1、T2に対するt 1と t2との関係は、もはや上記の加速係数Kを用いて式 (1)、式(2)で表わすことができない。これについ て、図8を用いて説明する。縦軸に劣化する物理量 I を 線形にとり、横軸に時間 t を対数でとると、永久磁石の 保持磁力や不揮発性メモリの保持電荷は温度T₁、T₂に 対して傾きが異なる直線的振るまいを示す。図8におい て、t₁とt₂とは相似の関係からmを比例係数として、 いかなる劣化の度合に対しても

..... (3)

40

..... (4)

 t_2 "であるから、加速係数はある加速条件下でのストレスを与える時間によって変化することになる。したがって、この場合は、寿命やそれに準ずる劣化の目安となる物理量が、ある値をとったとき、その値に対してのみ t_1 と t_2 の対数の比を計算して求めることができる。

【0007】しかし、不揮発性メモリにおける情報の状態すなわち論理識別は、保持していた電荷をビット線に移行した結果生じるビット線の電圧と、これを識別するための基準電圧とをセンスアンプにより差動増幅することによって行なわれる。この場合、情報の論理状態の識 10別ができないようなビット線の電圧と基準電圧との差(メモリウィンドウ)を明確に決定することは困難である。このため、所望の使用温度 T_1 での必要なストレス時間 t_1 から加速温度 T_2 でのストレス時間 t_2 を計算できず、信頼できる劣化モデルに立脚した加速試験を行うことが困難であるという課題があった。

【0008】本発明は、上記課題を解決し、劣化する物理量の変化が時間の対数に対して線形に減少していく特性を持つ場合に、所望の使用温度 T_1 におけるストレス時間 t_1 に相当する加速温度 T_2 でのストレス時間 t_2 を計算することができるという信頼できる劣化モデルに立脚した加速試験を可能とする半導体記憶装置の加速試験方法を提供する。

【課題を解決するための手段】本発明の請求項1に記載

[0009]

の発明は、強誘電体薄膜をメモリセルに用いた半導体記 憶装置に情報を記録し、これを供給電源のない状態で保 持したときの情報保持寿命時間を温度加速によって評価 する加速試験において、ある温度 T₁ (K) での情報保 持寿命時間 t₁ (時間) が他の温度条件T₂ (K) での情 報保持寿命時間 t2 (時間) のべキ剰に等しいという関 係式 $(t_1 = t_2^m)$ で示され、かつべキの指数が温度の 関数で表されるとしたものである。この関係式によっ て、ある温度T1下での情報保持寿命時間t1の結果から 他の温度T2下での情報保持寿命時間 t2を推定できる。 【0010】請求項2に記載の発明は、請求項1記載の 半導体記憶装置の加速試験方法において、ベキの指数が ボルツマン因子に比例する温度の関数として記述される としたものである。この関係式によって、寿命が劣化す る物理量のある値に対応づけて明確に定義されていなく ても、ある温度条件と他の所望の温度条件が与えられれ ばべキの指数が計算できるので、所望の温度条件下にお けるストレス時間に相当する加速温度条件下でのストレ ス時間を計算でき、ベキ剰則のモデルに基づいた加速試 験が可能となる。

【0011】請求項3に記載の発明は、請求項2記載の 半導体記憶装置の加速試験方法において、べキの指数m が、異なる温度加速条件下での物理量の変化がその変化 する時間の対数に対して線形に振るまう時の傾きからボ ルツマン因子中の活性化エネルギーEaを決定し、ボル ツマン定数をkとするとき、 $m=e \times p$ [$E_a/k \times (1/T_1-1/T_2)$] (ただし $T_2>T_1$) の関係式で記述されるとしたものである。これから求められるべキの指数を用いることにより、ある温度 T_1 下での情報保持寿命時間 t_1 の結果から他の温度 T_2 下での情報保持寿命時間 t_2 を推定できる。

[0012]

【発明の実施の形態】以下、本発明の実施の形態について、図1から図3を用いて説明する。

【0013】本発明の実施の一形態について、図1に示 すヒステリシス曲線を用いて、不揮発性メモリに用いる 強誘電体キャパシタの動作を説明する。図1において、 1は強誘電体キャパシタのヒシテリシス曲線である。ま ず、室温においていくつかの強誘電体キャパシタに特定 符号のパルス電圧を加え、図1(a)に示すように所望 の残留電荷量を"O"状態、または図1(b)に示すよ うに"1"状態に保持(書き込み)させる。このとき、 情報は残留電荷の形で強誘電体キャパシタに蓄えられ、 その論理状態は、残留電荷の符号で決まる。つづいて数 秒後に、それぞれの強誘電体キャパシタにたとえば負の パルス電圧を加えて初期の残留電荷を測定する。このと き、残留電荷測定のためのパルス電圧の符号が情報書き 込み時のパルス電圧の符号と同じであれば、図1 (a) に示すように非スイッチング電荷Qmnが取り出(読み 出)され、逆であれば、図1(b)に示すようにスイッ チング電荷Qmsが取り出(読み出)される。

【0014】ここで、スイッチング電荷Qms、非スイッ チング電荷Qmnがどのように情報の状態識別に用いられ るかを図2を用いて説明する。図2は2つのトタンジス タ、2つの強誘電体キャパシタで構成されたメモリセル の基本回路を表す。この図において、11は強誘電体キ ャパシタ、12はアクセストランジスタ、13はビット 線、14は反ビット線、15はワード線、16はセルプ レート、17はセンスアンプである。この構成におい て、2つのキャパシタ11のうちいずれか一方に状態" 1"が、他方に状態"0"が書き込まれている。この状 態でビット線13と反ビット線14の電位をゼロにし、 ワード線15に電圧を加えてアクセストランジスタ12 を活性化し、つづいてセルプレート16にパルス電圧を 加えると、状態 "1" にあるキャパシタからはスイッチ ング電荷Qmsが、状態"O"にあるキャパシタからは非 スイッチング電荷Qmnがビット線13と反ビット線14 に移行される。このとき、スイッチング電荷Qmsと非ス イッチング電荷Qmの電荷量の差によって、ビット線1 3と反ビット線14の間には電位差が発生することとな る。この電位差は通常100mV前後とわずかであるの で、これをセンスアンプ17で差動増幅し、ビット線1 3と反ビット線14の間の電位差を明確な論理状態とし て識別できるようにする。したがって、論理状態の識別 にはスイッチング電荷Qmsと非スイッチング電荷Qmnの 5

館荷量に有限の差があることが重要である。この差Qms - Qmnをメモリウィンドウと呼ぶ。

【0015】さて、初期の読み出しによって残留電荷の符号が反転したものは、再度パルス電圧にてもとの符号に書き込んでおく。つぎに、初期の残留電荷の強誘電体キャパシタを3つのグループに分け、これらを保存温度 T₁、T₂、およびT₃(T₃>T₂>T₁)の高温槽に保存し、ある時間経過したところでそれぞれの条件で保存してある強誘電体キャパシタの一部を取り出し、これらに読み出しのパルス電圧を加えてスイッチング電荷、非ス 10イッチング電荷を測定する。さらに、ある時間経過した時点で残りの強誘電体キャパシタの一部を取り出し、これらに読み出しのパルス電圧を加えてスイッチング電荷および非スイッチング電荷を測定する。この操作を所望の時間あるいは回数まで続け、高温保存時間に対するメモリウィンドウの変化を調べる。

【0016】図3は、メモリウィンドウを縦軸に、高温

m=exp [$E_a/k \times (1/T_1-1/T_2)$] (ただし $T_2>T_1$) …… (5

によって計算できる。この式(5)により、温度 T_1 と温度 T_2 が与えられればベキの指数mが計算できるので、所望の使用温度 T_1 におけるストレス時間 t_1 に相当する加速温度 T_2 でのストレス時間 t_2 を式(4)にしたがって計算でき、ベキ剰則のモデルに基づいた加速試験が可能となる。

【0019】なお、上記実施の形態ではスイッチング電荷Qmsと非スイッチング電荷Qmnの電荷量の差Qms-Qmnをメモリウィンドウと呼んだが、このかわりに電荷移行の結果ビット線と反ビット線に現れる電圧の差をメモリウィンドウとして採用しても、同様の結果が得られ30ス

【0020】また、本実施の形態では2つのトタンジスタと2つのキャパシタで構成されたメモリセルをもつ強誘電体不揮発性メモリを例に説明したが、時間とともに減少する情報保持量が時間の対数に対して直線的に振るまうものであれば、メモリセルがどのように構成されていても、物理量の劣化の活性化エネルギーが異なるだけで、本実施の形態と同様の手順にしたがって求まる活性

保存時間(対数目盛)を横軸にとり、上記3つの温度条件で保存試験を行った結果の例を示す。それぞれの温度条件で保存したときの各メモリウィンドウは、保存時間の対数に対してほぼ直線的な振るまいを示すことがわかる。また、これらの直線の傾きは保存温度が高いほど大きい。

【0017】発明者らは、この直線の傾きがボルツマン 因子 exp (E_a/kT) に比例することを見いだした。ここで、 E_a はメモリウィンドウ劣化の活性化エネルギー、kはボルツマン定数、Tは絶対温度である。すなわち、図4に示すように、傾きの対数を縦軸に、保存の絶対温度の逆数を横軸にプロットすると、傾きの対数と温度の逆数との関係は直線で近似でき、この直線の傾きから活性化エネルギー E_a が計算できることとなる。【0018】活性化エネルギー E_a が求まれば、図3における異なる保存温度 T_2 、 T_1 での直線の傾きの比mは

20 化エネルギーを用い、ベキ剰則のモデルに基づいて所望 の加速温度における試験時間または、所望の試験時間に 対する加速温度を計算できる。

【0021】次に、本発明の具体例を説明する。本発明

[0022]

【表1】

7

Т;(じ)	m	ι _ν (h)
7 5	1	8. 7 × 1 v (= 1 0 4:)
1 0 0	1. 53	1692
125	2. 21	175
1 5 0	3. 0.7	4 1

【0023】表1に示すように、たとえば、 T_1 が75 \mathbb{C} で t_2 が10年の保存試験に相当する150 \mathbb{C} での必要な保存時間は、わずか41時間である。

【0024】なお、本発明の半導体記憶装置の加速試験 方法に基づいてデータ処理を行い、寿命推定を行うプロ グラムおよびその機能を有する試験装置、例えばテスタ 一等に用いても同様の効果が得られる。

[0025]

【発明の効果】以上のように本発明によれば、不揮発性メモリの情報保持寿命時間が保持電荷などの物理量のある値に対応づけて明確に定義されていなくても、ある温度 T_1 と他の温度 T_2 が与えられればべキの指数mが計算できるので、所望の温度 T_1 におけるストレス時間 t_1 が与えられれば、加速温度 T_2 でのストレス時間 t_2 を計算でき、ベキ剰則のモデルに基づいた加速試験が可能となるという有利な効果が得られる。

【図面の簡単な説明】

【図1】 (a) 強誘電体メモリキャパシタの論理記憶状態" 0"を示す図

(b) 強誘電体メモリキャパシタの論理記憶状態"1" を示す図

【図2】本発明の一実施の形態によるメモリセルの等価

回路を示す図

【図3】温度に依存したメモリウィンドウの時間的振る まいを示す図

【図4】図3におけるメモリウィンドウの傾きと温度の 関係とを示す図

【図5】本発明の一実施の形態による温度に依存したメ 20 モリウィンドウの時間的振るまいを示す図

【図6】図5におけるメモリウィンドウの時間的振るまいの傾きと温度の関係を示す図

【図7】温度に対する物理量の時間的振るまいを示す図 【図8】物理量の変化が時間に対して減少していく特性 を持つ場合の、温度に対する時間的振るまいを示す図

【符号の説明】

1 ヒステリシス曲線

11 強誘電体キャパシタ

12 アクセストランジスタ

30 13 ビット線


14 反ビット線

15 ワード線


16 セルプレート


17 センスアンプ

【図3】




【図5】









フロントページの続き

(51) Int. Cl. ⁶	3	識別記号	FΙ		
H01L	21/66		H01L	27/10	451
	27/04		G01R	31/28	В
	21/822		H01L	27/04	С
	27/10	4 5 1		27/10	651
	27/108				
	21/8242				

(72)発明者 吾妻 正道 大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 藤井 英治

大阪府高槻市幸町1番1号 松下電子工業 株式会社内